Diseño de sistemas de corrección de errores para memorias cuánticas

Francisco García Herrero

Universidad Complutense de Madrid

Resumen/Abstract

La computación cuántica tolerante a fallos constituye un requisito imprescindible para la escalabilidad de algoritmos cuánticos y la consecución de una ventaja práctica frente a sistemas HPC clásicos. En los dos últimos años, el campo de la corrección de errores para computación cuántica ha experimentado avances sustanciales, incluyendo demostraciones experimentales en hardware, el desarrollo de arquitecturas orientadas a la implementación eficiente de códigos cuánticos y la aparición de decodificadores en tiempo real para sistemas de pequeña y media escala. En esta charla se revisarán los principales retos abiertos del área, los avances más recientes y las metodologías de diseño empleadas tanto en el ámbito académico como en el industrial, con especial énfasis en su aplicabilidad en sistemas cuánticos reales, con múltiples ejemplos y proyectos en desarrollo en 2026.

Curriculum ponente

Francisco García Herrero es profesor titular en el Departamento de Arquitectura de Computadores y Automática de la Universidad Complutense de Madrid, donde lidera proyectos de investigación y transferencia centrados en el diseño e implementación de sistemas de corrección de errores en tiempo real para computadores cuánticos. Cuenta con más de 15 años de experiencia en el campo de la corrección de errores aplicada a comunicaciones, almacenamiento masivo y computación. Su trabajo se centra en la optimización de algoritmos y el diseño de arquitecturas VLSI, en colaboración con múltiples centros de investigación y empresas internacionales. Ha publicado más de 60 artículos científicos y ha participado en numerosos congresos internacionales.